priority怎么读音发音史上最全:主板上常见的接口信号定义与分类详解

  总在线的数据才为有效,只有当DRDY#为Low时,它们提供了cpu与NB(北桥)之间64 Bit的通道。否则视为无效数据。这些信号线是数据总线主要负责传输数据。

  这个信号用于设定GTLn Bus的参考电压,这个信号一般被设为Vcc电压的三分之二。

  这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易。

  此信号由ICH(南桥)输出至cpu的信号。它是让cpu在Real Mode(线兆字节)地址空间,当超过1 Mbyte位空间时A20M#为Low,A20被驱动为0而使地址自动折返到第一个1Mbyte地址空间上。

  这个信号为一ICH输出至cpu的信号。当cpu出现浮点运算错误时需要此信号响应cpu。IGNNE#为Low时,cpu会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若IGNNE#

  这两个Clock主要用于供应在Host Bus上进行交易所需的Clock。

  当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中,所有Bus上的信号都在监控ADS#是否有效,一但ADS#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作。

  当DRDY#为Low时,指示当前数据总在线的数据是有效的,若为High时,则总在线]# (I/O) Data Strobe

  这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当Pin 。当BPRI#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定。总线所有者要始终保持BPRI#为有效,直到所有的请求都完成才释放总线] (I/O) Bus Select(总线选择)

  这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为Low。这四个信号每个各负责16个数据总线.DBSY# (I/O) Data Bus Busy(数据总线忙)

  当总线拥有者在使用总线时,会驱动DBSY#为Low表示总线在忙。当DBSY#为High时,数据总线]# (I/O) Data Parity(数据奇偶校验)

  这个信号为一cpu输出至ICH(南桥)的信号。当cpu内部浮点运算器发生一个不可遮蔽的浮点运算错误时,FERR#被cpu驱动为Low。

  这组地址信号定义了cpu的最大内存寻址空间为4GB。在地址周期的第一个子周期中,这些Pin传输的是交易的地址,在地址周期的第二个子周期中,这些Pin传输的是这个交易的信息类型。

  与外部设备、存储器的连接和数据交换都需要通过接口设备来实现,前者被称为I/O接口,而后者则被称为存储器接口。存储器通常在通过系统总线把I/O电路和外围设备联系在一起。比如SATA,它是Serial ATA的缩写,即串行ATA。这是一种完全不同于并行ATA的新型硬盘接口类型,由于采用串行方式传输数据而得名。SATA总线使用嵌入式时钟信号,具备了更强的纠错能力,与以往相比其最大的区别在于能对传输指令(不仅仅是数据)进行检查,如果发现错误会自动矫正,这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简单、支持热插拔的优点。

留下评论

您的电子邮箱地址不会被公开。 必填项已用*标注